

# यित वित वित



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2002 年 07 月 11 日

Application Date

申 請 案 號: 091115470

Application No.

申一請 人: 聯發科技股份有限公司

Applicant(s)

局 長
Director- General

# 陳明那

發文日期: 西元 2002 年 8 月 20 日 Issue Date )

發文字號: 09111016155 Serial No.

जर जर

申	請日	期	•		案號	:

類別:

(以上各欄由本局填註)

	····-	發明專利說明書	
	中文	用於數位通訊系統的傳輸電路	
發明名稱	英文	Transmission Circuit For A Digital Communication System	
	姓 名 (中文)	1. 林彦宇	
一 発明人	姓 名 (英文)	1.Lin, Yen-Yu	
	國籍 住、居所	1. 台北市汀州路三段二十七巷二弄三號二樓	
	姓 名 (名稱) (中文)	1. 聯發科技股份有限公司	ν
·	姓 名 (名稱) (英文)	1. MediaTek Inc.	
申請人	國籍 住、居所 (事務所)	1. 中華民國 1. 新竹市新竹科學工業園區創新一路13號1F ————————————————————————————————————	-
	代表人 姓 名 (中文)	1. 蔡明介	
	代表人姓 名(英文)	1. Tsai, Ming-Kai	
			•


#### 四、中文發明摘要 (發明之名稱:用於數位通訊系統的傳輸電路)

本發明提供一種傳輸電路,用來實現數位通訊系統中傳輸率調整層 (rate adaptation layer)的功能;該傳輸電路包含有一處理器及一格式轉換電路。該處理器可調整問數值訊號的傳輸率,該格式轉換電路的傳輸率,該格式轉換電路的傳輸率,該格式轉換電路的輸出入數位訊號。其中該格式轉換電路包括有複數個輸出及輸出單元,各輸出單元用來根據輸入數位輸出號接收一位元,各輸出單元用來傳輸來根據輸入數位輸出訊號;而各輸入單元及輸出單元同份以工程。

英文發明摘要 (發明之名稱: Transmission Circuit For A Digital Communication System)

A transmission circuit for realizing a rate adaptation layer of a digital communication system is disclosed. The transmission circuit includes a rocessor and a format conversion circuit. The processor is capable of managing transmission rates of an input and output digital signals of the digital communication system. The format conversion circuit includes a plurality of input units and output units; each input unit is for receiving a bit according to the input digital





四、中文發明摘要 (發明之名稱:用於數位通訊系統的傳輸電路)

英文發明摘要 (發明之名稱: Transmission Circuit For A Digital Communication System)

signal, and each output unit is for transmitting a bit to form the output signal. Each input unit and output unit are connected by hardware wires to ealize data formatting such as bit-reordering, command insertion.



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

#### 五、發明說明(1)


## 發明之領域:

本發明係提供一種用於一數位通訊系統的傳輸電路,尤指一種以硬體電路加速資料格式轉換來實現傳輸率調整層功能的傳輸電路。

#### 背景說明:

數位化的通訊系統,能以有線或無線的方式將數位訊號迅速確實地傳遞,促進人際溝通、訊息流通與知識交,所以已經成為現代資訊社會最重要的基礎之一。提升數位通訊系統中各種數位電路處理數位訊號的能力,也是當前資訊產業致力研發的重點。

請參考圖一。圖一為一典型數位通訊系統 10中,數位資料傳輸流程的示意圖。數位通訊系統 10可以是GSM(Global System for Mobile Communications)的無線手機數位系統。在數位通訊系統 10中,設有不同的邏輯架構層,用來實現完整的數位通訊功能;這些邏輯架構層包括有高層協定 12、實體層 (physical layer)14、傳輸率調管層 (rate adaptation layer)16、以及後續的無線電傳輸網路 18。高層協定 12中包含有手機中的驅動程式、 AT指令轉譯程式 (interpreter)等等。當使用者要透過數位通訊系統 10將資料以無線電方式傳輸出去時,會先由高層協





#### 五、發明說明 (2)

定 12來處理資料傳輸的位址、傳輸格式及相關協定等,並 料型態,分別進行對應的處理,再傳送至實 依據不同的資 一中的例子,就繪出了三種不同型 圖 也就是穿透資料(transparent data)20A、傳真資料 (fax data)20B以及非穿透資料(non-transparent data)20C。同時,傳輸訊號時相關的傳輸指令20D也會被 14。實體層14會進一步處理各資料 無線電的方式將資料傳輸至無線電傳輸網路18。不過 於不同型態的資料會以不同的傳輸率(也就是單位時間中 傳輸的位元或資料量)傳輸於高層協定12及實體層 無線電方式將資料傳輸出去之前,要對各種不同傳 的資料進行資料緩衝、格式轉換的處理,使得不同傳 資料能以統一的傳輸率傳輸至無線電傳輸網路18;而數 位通訊系統 10中的傳輸率調整層 (rate adaptation layer) 16就是用來協調不同傳輸率的不同型態資料, 具有統一的傳輸率。在傳輸率調整層 16中,係以不 /資 料 緩 衝 模 式 22A、 22B、 22C, 來分別處理穿 料 20A、傳真資料 20B及非穿透資料 20C, 最後並將指令 20D 透過格式轉換24加入各型態的資料中,變成傳輸率統一的 資料流,由無線電傳輸網路18傳輸出去。舉例來說,在 BSM系統中,處理穿透資料 20A的格式轉換/資料緩衝處理 22A, 其包括有 RAO轉換函數 (function) 及編碼 (encoding); 格式轉換/資料緩衝處理 22B中則包括有 T30' 轉換函數及位元反序(bit reversal);處理非穿透資料






#### 五、發明說明(3)

20C的格式轉換/資料緩衝處理 22C則包含有 RLP+FCS轉換; 而格式轉換 24中則設有 RA1'轉換函數。以 RAO轉換函數來 說,穿透資料 20A可能是以每秒 300、1200、2400、4800、 9600、14.4k(14400) 位元的傳輸率輸入至傳輸率調整層 16。 假設輸入至傳輸率調整層 16的資料依序為 D1、 D2···至 D8八筆數位資料,且以每秒2400、4800、9600、14.4k位 元的傳輸率輸入,則 RAO轉換函數會依序輸出為 St、 D1、 D2、D3、D4、D5、D8、D7、D8、Sp的 位 元 流 ; 其 中 St、Sp 為特殊的指令。若資料是以每秒1200位元的較慢傳輸率輸 入 至 傳 輸 率 調 整 層 16, 則 RAO轉 換 函 數 會 輸 出 為 St、 St、 1 D1 D2 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7、D7、D8、D8、Sp、Sp的位元流;换句話說,若資料以 較慢的傳輸率輸入至傳輸率調整層 16,傳輸率調整層 將某些資料重複,以產生出傳輸率較高的資料 以更慢的每秒 300位元的傳輸率傳輸至傳輸率調整層, RAO 轉換函數資料重複的次數會更多。

除了緩衝不同傳輸率的資料,傳輸率調整層 16選要同時對輸入的資料進行必要的資料格式轉換,再將格式轉換後的資料輸出。請參考圖二 A至圖二 D。圖二 A至圖二 D分別四種不同的資料格式轉換之示意圖;其中資料 A為待轉換的資料,資料 B為資料格式轉換後的資料;而位元 AO、A1、…至 A7為資料 A的各個位元,其中位元 AO可視為資料的首要位元 (Most Significant Bit, MSB)。同理,位元






#### 五、發明說明 (4)

BO、B1、…為資料 B的各個位元,位元 BO為資料 B的首要位元。傳輸率調整層 16基本的資料格式轉換包括有四種型態,配合圖二 A至圖二 D,可分別描述如下:

- (1) 調整待轉換資料中各位元排列的順序,形成轉換後資料的位元。舉例來說,如圖二 A所示,格式轉換後的資料 B,其第一個位元 B O為資料 A的位元 A 5; 位元 B 1為資料 A的位元 A 3, 以此類推。最後,資料 B的位元 B 7就等於資料 A的位元 A 4。
- (2)在待轉換資料中插入另外的資料或指令位元以形成轉換後資料。如圖二B中的例子所示,是在資料格式轉換後的資料B中插入了兩個控制位元CO、C1,分別做為位元B4、B8。
- (3) 將待轉換資料去除部分做為格式轉換後的資料。舉例來說,如圖二 C所示,格式轉換後的資料 B中僅對應於資料 A中的位元 A1至 A6;位元 A0、 A7被捨棄。
- (4) 將待轉換資料做處理運算後,將所得的結果插入至格式轉換後的資料。如圖二 D所示,在格式轉換後的資料 B中,除了位元 B0至 B7分別對應於資料 A的位元 A0至 A7,還可將資料 A中的各位元進行邏輯運算 OP,再將運算的結果插入資料 B中。舉例來說,邏輯運算 OP可對資料 A進行同位檢查 (parity check),並將算出來的同位檢查位元插入資料 B中。在圖二 D的例子中,邏輯運算 OP的結果變成資料 B的 拉元 B8。當然,邏輯運算 OP的結果也可插入至資料 B的其他位置。





#### 五、發明說明 (5)


在習知的數位通訊系統中,是以微處理器(micro controller)來實現傳輸率調整層的資料緩衝、格式轉 的功能。在資料緩衝的部分,微處理器可將傳輸率較慢的 重複,或插入指令或其他位元,以產生傳輸 資料;若輸入至傳輸率調整層的資料,其傳 數(也就是有時以高傳輸率輸入,有時以低傳輸率 輸入),微處理器也可以用記憶體暫存某些輸入的資 使得傳輸率調整層輸出的資料能有均一的傳輸率。 格式轉換的功能方面,習知技術中的微處理器則是依據預 寫成的程式,來進行資料格式轉換。一般而 之指令集所 言,微處理器中的指令集是以暫存器中位元平移 (shift)、各位元邏輯運算等功能來組合出資料格式轉換 所需的運作。舉例來說,當習知的微處理器要進行圖二A 中的資料格式轉換,以便將資料 A的各位元 [A7、A6、A5、 A3、A2、A1、A0]轉換為資料B中的各位元[A4、A0、 A1、A6、A2、A3、A5]時,就要進行下列的步驟 1: 將一目的暫存器 AR的各個位元設為 0。

步驟 2: 將資料 A複製至另一個暫存器 BR中。

步驟 3:以位元及運算 (AND)的方式,將暫存器 BR中的位元 A7至 A1遮去 (mask),也就是將暫存器 BR中的位元 [A7、A6、A5、A4、A3、A2、A1、A0]分別與一遮 罩資料 [0、0、0、0、0、0、1]進行及運算,

得到[0、0、0、0、0、0、A0]。






#### 五、發明說明 (6)


步縣 4: 以位元平移的方式將暫存器 BR中的位元移動為[0、A0、0、0、0、0、0、0];



步縣 5: 再將暫存器 BR和目的暫存器 AR的各個位元分別進行或運算(OR),使得目的暫存器 AR中變成 [0、AO、O、O、O、O、O、O],完成對單一位元的移動。

針對資料 A中其他位元重複上述的步驟 1至 4(在步驟 3中以不同的遮罩資料、步驟 4中將位元移至不同的位置),就能完成圖二 A中的資料格式轉換。其他種類的資料格式轉換也可由類似步驟來達成。





#### 五、發明說明 (7)

# 發明概述:

因此,本發明之主要目的,在於提供一種以硬體電路直接實現傳輸率調整層中資料格式轉換的傳輸電路,以解決習知技術的缺點。

在習知技術中,數位通訊系統中傳輸率調整層的資料格式轉換,是以微處理機依據指令集程式來進行的,由於指令集無法直接描述資料格式轉換,必須要以繁複的指令及步驟才能完成資料格式轉換,也造成資料格式轉換的率低落、佔用大量微處理器資源。要儲存資料格式轉換的繁複程式,也要佔用相當的記憶空間。

在本發明中,則是另設有一格式轉換電路,以硬體的方式來進行資料格式轉換。本發明中的格式轉換電路是以電路佈線安排的方式來直接進行資料格式轉換,不需以微處理器來進行資料格式轉換,一方面大幅減少資料格式轉換所佔用的微處理器資源,增加資料格式轉換的效率及處理速度,一方面也不需儲存資料格式轉換的程式,節省記憶空間。而本發明中資料緩衝的功能則是以微處理器來實現。

發明之詳細說明:







# 五、發明說明 (8)

請參考圖三。圖三為本發明用來實現數位通訊系統 調整層功能的傳輸電路30。在傳輸電路30中,設有 器 32A及 一格式轉換電路 32B; 處理器 32A與格式轉 換電路 32B間可以用一匯流排 34(或其他可交換訊號 在雨者間傳輸訊號。處理器 32A用來處理資料緩衝 ;格式轉換電路 32B則 輸出入訊號間相異的傳輸率 用來以硬體電路來實現資料格式轉換的功能 當有 輸入至傳輸率調整層時,可經由匯流排34傳入處理器 \_32A, 也就是圖三中的輸入資料36A。處理器32A接收輸入 料 36 A後 需 要格式轉換的部分形成待轉換資料 會將 38A, 傳輸至格式轉換電路 32B, 並藉由轉換控制訊號 40來 控制格式轉換電路 32B, 進行必要的資料格式轉換。格式 32B對 待 轉 換 資 料 38A完 成 資 料 格 式 轉 換後,就會 後資料 38B回傳至處理器 32A;處理器 32A進行資 、調整傳輸率之後,就能對應地產生輸出資料 36B, 由匯流排34輸出,完成傳輸率調整層的功能。

本發明中的格式轉換電路 32B可以有許多種不同的實施方式。請參考圖四(並同時參考圖三);圖四為本發明於格式轉換電路 32B一實施例 42A的功能方塊示意圖。如前所述,在傳輸率調整層中的資料格式轉換有四種基本的型態,格式轉換電路 42A就是以四個子格式轉換電路 F1至 F4來,分別進行這四種型態的資料格式轉換;此外,格式轉






#### 五、發明說明 (9)

換電路 42A還設有兩個解碼器 (decoder)46A、 46B。如 處理器 32A會將待轉換資料 38A、轉換控制訊號 40傳 至格式轉換電路中以進行資料格式轉換,並接收格式轉 換電路輸出的轉換後資料 38B。在格式轉換電路 42A中, 待 資料 38A分別傳輸至子格式轉換電路 F1至 F4;轉換控 制訊號 40中則包括了一時脈 clk、用來選擇四種資料格式 轉換型態的位元 CrO、 Cr1、 CwO、 Cw1、以及其他必要的控 制資料 40C。其中, 時脈 clk用來協調資料傳輸; 位元 Cr0、Cr1則會輸入至解碼器 46A中,產生出四個致能訊號 bus\_rl至 bus\_r4。如圖四所示,這些致能訊號分別對應於 ,一個致能訊號可使一子格式轉 路運作而接收待轉換資料38A,以執行特定型態的資料格 式轉換。同理,位元 CwO、Cw1也會輸入至解碼器 46B中, 另外四個致能訊號 bus\_wl至 bus\_w4; 這些致能訊號 自對應於一個子格式轉換電路;一個致能訊號能控制 一個子格式轉換電路將資料格式轉換後的結果(也就是轉 38B) 輸出至匯流排。舉例來說,若要以子格式 轉換電路 F1來進行一特定的資料格式轉換,處理器 32A就 能將位元 Cr0、 Cr1分 別 設成 0、 0, 使 致能 訊號 bus\_r1為 1 (高位準),其他致能訊號 bus\_r2至 bus\_r4為 0 (低位準 。 致能訊號 bus\_rl會將子格式轉換電路 Fl致能,並接收 |待轉換資料 38A開始進行資料格式轉換;而子格式轉換電 路 F2至 F4會 分 別 因 為 致 能 訊 號 bus\_r2至 bus\_r4為 0而 不 進 行資料格式轉換。同時,處理器 32B也會將位元 Cw0、Cw1





#### 五、發明說明 (10)

設成 0、 0,使致能訊號 bus\_wl為 1,以控制子格式轉換電路 F1將資料格式轉換後的結果輸出至匯流排上,形成轉換後資料 38B;而其他為 0的致能訊號 bus\_w2至 bus\_w4會分別使子格式轉換電路 F2至 F4不會傳輸資料至匯流排上。改變位元 Cr0、 Cr1以及 Cw0、 Cw1的值,就能以不同的子格式轉換電路來進行不同型態的資料格式轉換。

至於圖四中各子格式轉換電路 F1至 F4的電路示意圖, 則分別示於圖五A至圖五D。圖五A至圖五D的四個子格式轉 换電路 F1至 F4, 即是分別用來進行圖二 A至圖二 D的四種資 | 格式轉換 。現以圖五A為例來說明各個子格式轉換電路 的基本電路結構。請參考圖五A;圖五A的子格式轉換電路 F1設有複數個輸入單元 50A及複數個輸出單元 50B; 各輸入 單元 50 A分别用來接收待轉換資料的一個位元(也就是位 元 A 0至 A 7) ,各輸出單元 5 0 B則分別用來傳輸轉換後資料 的一個位元(也就是位元BO至B7)。各輸入單元50A及輸 出單元 50B間則以線路佈線連接形成一位元控制電路 56A。 各輸入單元 50A中設有一多工器 54及一正反器 (flip-flop) 中多工器 54設有一選擇端 54C及兩個輸入端 ( 標示為 0, 1),一輸入端用來接收一個待轉換資料的位 記,選擇端 54C則接受致能訊號 bus\_rl的控制,而多工器 54之輸出端則連接於正反器 52。正反器 52設有一時脈端 52T,用來接受時脈 clk的控制。位元控制電路 56A是以線 路布設的方式來連接特定的輸入單元 50A及輸出單元 50B,






#### 五、發明說明 (11)

以直接完成資料格式轉換。輸出單元 50B可以用及閘 (AND gate)來實現,各輸出單元 50B是將位元控制電路 50C傳來的資料和致能訊號 bus\_w1做及運算。

圖五 A中的子格式轉換電路 F1工作的情形可描述如 下。當處理器 32B以位元 Cr0、 Cr1(請參考圖四)透過解 碼器 46A將致能訊號 bus\_rl變為 1後,各輸入單元 50A就會 由各自的多工器將待轉換資料的各個位元 A 0至 A 7讀入,並 配合透過正反器的時脈Clk之控制,將各位元同時傳輸至 位元控制電路 56A;位元控制電路 56A是以電路布設的方式 直接將各輸入單元50A的位元傳輸至對應的輸出單元50B, 以直接達成資料格式轉換的目的。像是圖五A中位元控制 電路 56A的佈線,就能直接達成圖二 A中改變位元順序的資 料格式轉換 ( 像是 將 待轉換 資 料 的 位 元 A D變 成轉換後 資 料 的位元 B6, 等等), 不必再經由緊複的微處理器指令集程 式來達成。當處理器 32B以位元 Cw0、Cw1(見圖四)透過 解碼器 46B將致能訊號 bus\_w1變為 1後,子格式轉換 50B就能由各輸出單元 50B來輸出轉換後資料的各個位元 BO 由子格式轉換電路 F1的電路可知, 位元 A0至 A7能經 各輸入單元 50A同時(在時脈 clk的同一個週期中)透過 元控制電路 56A平行傳輸至各個對應的輸出單元 50B, 得 到轉換後資料的各個位元 B0至 B7。相較之下,習知技術中 以微處理器來進行資料格式轉換,就需要耗費許多時脈週 期才能完成繁複的指令集程式;舉例來說,僅僅將單一位





#### 五、發明說明 (12)

元在暫存器中平移一個位置,就需要一個時脈週期的時間;要完成前面討論過的習知資料格式轉換步驟 1至 4,勢必要耗費數十個以上的時脈週期。

圖五B。圖五B中的子格式轉換電路F2是用來實 現圖二 B中的資料格式轉換,將兩個控制位元 CO、 C1插入 至轉換後資料中。子格式轉換電路 F2中的輸入單元 50A、 輸出單元 50B與圖五B中的同名元件構造相同,其配合致能 訊號 bus\_r2、 bus\_w2及 時脈 clk以接收待轉換資料之位元 輸轉換後資料之位元 BO至 B9等的工作情形也能 ,在不妨礙本發明技術 揭露的情形下,於此不再 理類推 五 B中的位元控制電路 56B中,除了依照資料格 换的需要將各輸出單元連接於對應的輸入單元, 以位元傳輸 電路 58來 將 資 將 格 式 轉 換 的 控 制 位 元 C0、 輸至位元 B4、 B8, 以便將這兩個控制位元插入至轉換 控制位元 C0、 C1可歸類於轉換控制訊號 40中的 控制資料 40C(如圖四所示)

同理,圖五 C、五 D中的子格式轉換電路 F3及子格式轉換電路 F4,則是以輸入單元 50 A分別配合致能訊號us\_r3、bus\_r4及時脈 c1 k來接收待轉換電路的各個位元,並分別根據致能訊號 bus\_w3、bus\_w4的控制以輸出單元 50 B將轉換後資料的各個位元傳輸出丟。圖五 C中的位元控制電路 56 C能實現圖二 C中的資料格式轉換;圖五 D中的






#### 五、發明說明 (13)

位元控制電路 56 D則能實現圖二 D中的資料格式轉換。其中,位元控制電路 56 D另設有一運算電路 OP1,運算電路 OP1由各輸入單元接收待轉換資料的位元 AO至 A7後,會依照預設的邏輯運算法則得到運算結果,並插入至轉換後資料中。像是圖五 D中的運算電路 OP1就是將運算的結果傳輸至位元 B8對應的輸出單元,以便將運算的結果插入至轉換後資料中。若有必要的話,也可用控制資料 40 C中的其他指令資料來控制運算電路 OP1所進行的邏輯運算(例如:以不同的指令資料使運算電路 OP1進行不同的邏輯運算

請參考圖六。圖六為本發明中格式轉換電路另一實施 例 42B的 電路示意圖\*。格式轉換電路 42B中設有兩個子格式 電路 F13、 F24; 各個格式轉換電路能執行兩種 類似於圖四中的格式轉換電路 42A, 格式轉換電 路 42B也 是以兩個解碼器 46C、 46D分別根據轉換控制訊號 40中的位元 Cr2、 Cw2來產生致能訊號 bus\_r13、 bus\_r24、 bus\_w13以及 bus\_w24。 時 脈 clk用 來 控 制 待 轉 換 資 料 38A、 。而由於本實施例中子格式 F24分别可進行兩種不同的 資料格式轉 制訊號 40中還有另一位元 Cs來控制各個子格式轉 换。在以下討論的 資料格式轉 圖 二C中的兩種 F13能 進行 圖 二 A、 子格式轉換電路 F24能進行圖二 B、二 D中的






#### 五、發明說明 (14)

料格式轉換。格式轉換電路 42B工作的原理可描述如下。舉例來說,當處理器 32A要以子格式轉換電路 F24進行圖二D中的資料格式轉換時,可將轉換控制訊號 40中的位元 Cr2、Cw2均設為 1,使致能訊號 bus\_r24、bus\_w24為 1(其他致能訊號為 0),控制子格式轉換電路 F24接收待轉換資料 38A。而位元 Cs也可設為 1,控制子格式轉換電路 F24進行圖二 D中的資料格式轉換。最後,致能訊號 bus\_w24可控制子格式轉換電路 F24將轉換後資料 38B輸出。

請繼續參考圖七A、圖七B。圖七A、七B分別是子格式 。如圖七 A所示,類似於 轉 換 電 路 F13、 F24的 電 路 示 意 圖 子格式轉換電路F1至F4,子格式轉換電路F13也是以輸入 單元 50A配合致能訊號 bus\_r13及時脈 clk來接收待轉換資 料的各個位元 A0至 A7;輸出單元 50 B則配合致能訊號 bus\_w13來將轉換後資料的各個位元 B0至 B7傳輸出去。而 位元控制電路 58 A則用來以佈線方式將各個輸入單元接收 的位元傳輸到對應的輸出單元。與子格式轉換電路 F1至 F4 不同的是, 位元控制電路 58A中 另設有複數個多工器 62, 62有兩個輸入端(分別標示為0、 收位元 C S控制的選擇端 62 C以及一個連接於一輸出單元 當位元 Cs為 O時,各多工器會將標示為 O之輸入 端的位元傳輸至對應的輸出單元;位元CS為1時,輸入至 示為1輸入端的位元會被傳輸至對應的輸出單元。利用 多工器 62的選擇功能,就可在位元控制電路 58A中同時布






A STATE OF THE STA

#### 五、發明說明 (15)

設能實現圖二A、圖二C中功能的線路。舉例來說,在圖二 A中,位元 B0等於位元 A5,所以位元 B0輸出單元對應的多 62, 其標示為 0的輸入端就用來接收位元 A5; 以此類 推,位元 B7等於位元 A4,則位元 B7輸出單元對應的多工器 其標示為 0的輸入端就用來接收位元 A4。換句話說, 當位元 C s為 O時, 位元控制電路 58A中形成的線路連接就能 實現圖二A中的資料格式轉換。另一方面,在圖二C中,位 元 B0就 等 於 位 元 A1, 位 元 B5則 等 於 位 元 A6, 故 位 元 B0、 B5 輸出單元對應多工器標示為1之輸出端,就分別用來接收 血元A1、A6。由於在圖二C中轉換後資料僅有位元B0至 圖七A中位元B6、B7輸出單元對應之多工器,其標示 為 1之輸出端就連接至地端 GND。這樣一來,當位元 Cs為 1 時, 位元控制電路 58 A就能實現圖二 C中的資料格式轉換 總括來說,處理器 32A以轉換控制訊號 40中的位元 就能控制子格式轉換電路 F13是進行圖二 A或圖二 C中 的資料格式轉換。

根據相同的原理,圖七 B中的子格式轉換電路 F24,也是以其位元控制電路 58 B中的多工器 62(以及位元 Cs)來實現圖二 B及圖二 D中的資料格式轉換;而其中的運算電路 P2則用來進行圖二 D中的邏輯運算 OP,控制位元 CO、 C1則是圖二 B之資料格式轉換中,要插入至轉換後資料的位元。當位元 Cs為 0時,子格式轉換電路 F24能進行圖二 B中的資料格式轉換,當位元 Cs為 1時,子格式轉換電路 F24能





#### 五、發明說明 (16)

進行圖二D中的資料格式轉換。至於子格式轉換電路F24中各輸入單元50A配合致能訊號 bus\_r24、時脈 clk接收待轉換資料、輸出單元50B配合致能訊號 bus\_w24傳輸轉換後資料的工作情形,與前面各個子格式轉換電路原理相同,於此不再贅述。

請參考圖八。圖八為本發明中格式轉換電路另一實施 例 42C之電路示意圖。格式轉換電路 42C中,是直接以位元 制電路60來實現四種資料格式轉換的不同佈線。待轉換 料中的各個位元 A0至 A7, 是根據轉換控制訊號 40中的致 能訊號 bus\_w及時脈 clk,由各輸入單元 50A接收。配合轉 換控制訊號 40中的致能訊號 bus\_r, 則能由各輸出單元 50B 將轉換後資料的各個位元 B0至 B9輸出。類似於子格式轉換 電路F13、F24中的配置,位元控制電路60中也是以多工器 64來將四種資料格式轉換所需的不同佈線實現於同一位元 控制電路60中。在位元控制電路60中,每個多工器64對應 於一輸出單元,各多工器64設有四個分別標示為 2、3的輸入端,一用來接收一選擇訊號 CNTL的選擇端 64C,以及一連接於對應輸出單元的輸出端。選擇訊號 CNTL可以是兩位元的控制訊號,用來控制各多工器 64要將 腳一個輸入端的輸入位元傳輸至對應的輸出單元。這樣一 ,處理器 32A只要控制選擇訊號 CNTL, 就可以控制格式 轉換電路 42C要進行何種資料格式轉換。舉例來說,在圖 A、二B、二C及二D的資料格式轉換中,轉換後資料的位






#### 五、發明說明 (17)

元 B0分别等於待轉換資料中的位元 A5、 A0、 A1及 A0;位元 B0輸出單元對應之多工器,其標示為 0、 1、 2、 3的輸入端,就分別用來接收位元 A5、 A0、 A1、 A0。以此類推,位元 B6在圖二 A至圖二 D的四種資料格式轉換中,分別等於位元 A0、 A5、不輸出以及位元 A6,所以位元 A6輸出單元對應多工器 64標示為 0、 1、 2、 3的輸入端,就分別用來接收位元 A0、 A5、地端 GND及位元 A6。透過選擇訊號 CNTL將多工器 64標示為 0、 1、 2、 3輸入端接收的輸入位元傳輸至對應的輸出單元,就分別能實現圖二 A至圖二 D中的資料格式轉現 0 P; 另外位元控制電路 6 D中的資料格式轉換控制訊號 40中的控制位元 C0、 C1,以實現圖二 B中的資料格式轉換。


在習知技術的數位通訊系統中,是以微處理器依照指令集和技術的數位通訊系統中,是以微處理器依照機處理器於實際層的資料格式轉換。必須數之類的基本指令無法直接描述資料格式轉換,必須數理器的步驟才能完成資料格式轉換,在與多的時間,並使資料處理的效率。 設一硬體的資料格式轉換電路,與實別的資料格式轉換。 在以上的討論中,不論是格式轉換電路42A、42B或是42C,都能以位元控制電路中的佈線來直接實現各種資料





#### 五、發明說明 (18)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



## 圖式簡單說明

# 圖式之簡單說明:

圖一為一典型數位通訊系統的邏輯架構示意圖。

圖二A至圖二D為圖一中不同型態資料格式轉換的示意

圖三為本發明傳輸電路的功能方塊示意圖。

圖四為圖三中格式轉換電路一實施例的電路示意圖。

圖五A至圖五D為圖四中各子格式轉換電路的電路示意

圖。

圖六為圖三中格式轉換電路另一實施例的電路示意

圖

圖七A、七B為圖六中各子格式轉換電路的電路示意

圖

圖八為圖三中格式轉換電路又一實施例的電路示意

圖。

# 圖式之符號說明:


1 0	數位通訊系統	1 2	高層協定
14	實體層	1 6	傳輸率調整層
<b>1</b> 8	無線電頻道	20 A	穿透資料
20B	傳真資料	2 0 C	非穿透資料
		,	•

20D 指令

22A-22C 格式轉換/資料緩衝處理



圖式簡單說明			-				
24 格式轉換處理	3 0	傳	輸	電	路		
32A 處理器							
32B \ 42A - 42C		格	式	轉	换	電	路
34 匯 流 排	3 6 A	輸	入	資	料		
36B 輸出資料	38A	待	轉	换	資	料	
38B 轉換後資料	4 0	轉	换	控	制	訊	號
40C 控制資料	46A - 46D	解	碼	器			
50A 輸入單元	5 0 B	輸	出	單	元		
52 正反器	5 2 T	時	脈	端			
54、62 多工器	54C · 62C	選	擇	端			
54、62 多工器 56A-56D、58A、58B、60		位	元	控	制	電	路
58 位元傳輸電路	A • B	資	料				
CNTL 選擇訊號	C 0 · C 1	控	制	位	元		
OP 邏輯運算							
A0-A7 B0-B9 Cr0-Cr2	$C w 0 - C w 2 \cdot C s$	位	元				
F1-F4、F13、F24子		格	式	轉	換	電	路
OP1-0P3 運算電路							•
bus_r1-bus_r4 · bus_w1-b	us_w4 bus_r	13	\ 1	b u	S_:	r 2	4、
bus_w13 · bus_w24 · bus_r	· bus_w	致	能	訊	號		



1. 一種傳輸電路,用來以單位時間第一數量個位元的傳輸率接收一輸入資料,並可根據該輸入訊號以單位時間異於該第一數量的第二數量個位元的傳輸率輸出一輸出資料;該傳輸電路包含有:

一處理器,用來控制該傳輸電路的運作,其中該處理器可接收該輸入資料並對應地產生一具有複數個位元的第一資料;以及

一格式轉換電路,電連接於該處理器,用來根據該第一資料產生一具有複數個位元的第二資料,該格式轉換電路包輸有:


複數個輸入單元,各輸入單元用來接收該第一資料的一個位元;

複數個輸出單元,各輸出單元接收一位元後,可將該位元輸出以做為該第二資料中的一位元:以及

一位元控制電路,電連於該等輸入單元及該等輸出單元之間,用來根據該等輸入單元接收的位元產生該等以輸出單元傳輸的位元;其中該位元控制電路可將一輸入單元接收的位元以不經過其他輸入單元及其他輸出單元的方式傳輸至一輸出單元,而在該輸入單元接收的位元與該第一資料的首要位元(MSB,Most Significant Bit)之間的位元數的以及該輸出單元傳輸的位元與該第二資料的首要位元


而該處理器另可根據該第二資料依序產生該輸出資料。

之間的位元數目,兩位元數目係實質相異;





- 2. 如申請專利範圍第1項之傳輸電路,其中該處理器另可將該第一資料或該第二資料緩衝處理,以根據該第二資料將該輸出資料以每單位時間第二數量個位元的傳輸率輸出。
- 3. 如申請專利範圍第1項之傳輸電路,其中該位元控制電路包含有一運算電路,電連於該等輸入單元及該等輸出單元之間,用來依照一預設的法則將該等輸入單元接收的位元。 1. 也行邏輯運算以產生該等輸出單元傳輸的位元。
- 4. 如申請專利範圍第1項之傳輸電路,其中該位元控制電路包含有一位元傳輸電路,用來將一預設位元的資料傳輸至一輸出單元。
- 5. 如申請專利範圍第 1項之傳輸電路,其中該位元控制電路可同時將兩個不同輸入單元接收的位元分別傳輸至兩個不同的輸出單元。
- 6. 如申請專利範圍第1項之傳輸電路,其另包含有一匯流排,連接於該處理器及該格式轉換電路之間,用來傳輸該
- 7. 一種實現數位通訊系統中傳輸率調整層功能的電路,該電路可接收具有一第一傳輸率的輸入資料、並依據該輸



入資料輸出具有一第二傳輸率的輸出資料,該電路包含:一處理器,用來控制該電路的運作,該處理器可接收該輸入資料並對應地產生一具有複數個位元的第一資料;以及一格式轉換電路,電連接於該處理器,用來根據該第一資料以及來自該處理器之一轉換控制訊號,以形成一第二資料並回傳至該處理器;

其中該處理器根據該第二資料以輸出該具有第二傳輸率的輸出訊號。


型. 如申請專利範圍第7項之電路,其中該該格式轉換電路包含有:

複數個輸入單元,各輸入單元用來接收該第一資料的一個位元;

複數個輸出單元,各輸出單元接收一位元後,可將該位元輸出以做為該第二資料中的一位元:以及


一位元控制電路,電連於該等輸入單元及該等輸出單元之間,用來根據該等輸入單元接收的位元產生該等以輸出單元傳輸的位元;其中該位元控制電路可將一輸入單元接收的位元以不經過其他輸入單元及其他輸出單元的方式傳輸至一輸出單元,而在該輸入單元接收的位元與該第一資料的首要位元(MSB,Most Significant Bit)之間的位元數目,以及該輸出單元傳輸的位元與該第二資料的首要位元之間的位元數目,兩位元數目係實質相異。








- 9. 如申請專利範圍第7項或第8項之電路,其中該處理器另可將該第一資料或該第二資料緩衝處理,以根據該第二資料將該輸出資料以該第二傳輸率輸出。
- 10. 如申請專利範圍第7項或第8項之傳輸電路,其另包含有一匯流排,連接於該處理器及該格式轉換電路之間,用來傳輸該處理器及該格式轉換電路間往來的資料。


- 1. 如申請專利範圍第 8項之電路,其中該位元控制電路 包含有一運算電路,電連於該等輸入單元及該等輸出單元 之間,用來依照一預設的法則將該等輸入單元接收的位元 進行邏輯運算以產生該等輸出單元傳輸的位元。
- 12. 如申請專利範圍第8項之電路,其中該位元控制電路包含有一位元傳輸電路,用來將一預設位元的資料傳輸至一輸出單元。
- 13. 如申請專利範圍第8項之電路,其中該位元控制電路可同時將兩個不同輸入單元接收的位元分別傳輸至兩個不同輸出單元。


















图二回










圖五A








圖五C














rii:

